

# CMP (Cellular MultiProcessing) アーキテクチャに基づくエン タープライズサーバ : Unisys e-@ction Enterprise Server ES 7000

Unisys e-@ction Enterprise Server ES 7000 based on CMP Architecture

小 川 康 博

**要約** インターネットの急速な世界的普及と共に、e コマースと呼ばれる電子商取引が盛んに行われるようになり、また基幹業務系へのオープン系サーバの適用が増え始めるにつれ、これまでのオープン環境を支えてきたサーバ群では能力、拡張性及び信頼性等の面で、顧客要求を十分に満足させることは難しくなっている。ユニシスは、汎用機での永い歴史の中で培った高度な信頼性、可用性、拡張性、操作性等の機能をサーバに取り入れ、インテル CPU ベースの高性能且つ大容量な Windows OS 環境で動作するシステムを作り上げた。これが CMP アーキテクチャに基づく ES 7000 サーバである。最大の特徴は高い信頼性に裏付けされた高可用性の確保と共に、最大 32 個の CPU と最大 64 GB のメモリを使った大規模 SMP (Symmetric Multi Processor) の提供やビルディング・ブロック方式での設計を活かして最大 8 個のシステムに分割し、それぞれ独立した OS で動作可能というユニシスの歴代メインフレームで採用しているパーティショニング機構による高い拡張性とシステム柔軟性を実現している点である。本稿では、CMP アーキテクチャの実装技術と ES 7000 の特徴を中心に説明する。

**Abstract** The rapid worldwide diffusion of the Internet has led to a new surge in e commerce (short for electronic commerce) and increases of client/servers applications to mission-critical business systems. This situation makes it more difficult for traditional servers, which have been supporting an open systems environment to date, except some Unix servers, to satisfy fully the customer's requirements for capabilities, scalability and reliability. Unisys built a high-performance Intel CPU based system running on the Enterprise or DataCenter editions of WindowsNT, by introducing features such as the high reliability, availability, scalability, and interoperability which Unisys experienced mainframe product lines for a long history of mainframe business. This system is Unisys e-@ction Enterprise Server ES 7000 that employs the CMP (Cellular Multiprocessing) architecture. The ES 7000 provides the scalability with seamless expansion from 1 to 32 processors and from 256 MB to 64 GB memory as a large scale SMP (Symmetric MultiProcessing) and the availability with the partitioning that divides the whole system into eight partitions utilizing the building block methodology adopted on Unisys traditional mainframes. This paper discusses the technology deploying the CMP architecture and the ES 7000 differentiators.

## 1. はじめに

ユニシスは、その生い立ちから 2 種類のメインフレーム製品群 (ClearPath IX シリーズ及び ClearPath NX シリーズ) を持っているが、ハードウェア及びソフトウェアの設計思想の違いから、プロセッサと OS はそれぞれの特徴を活かしそれを取り巻く環境、即ち I/O とメモリ機構を統一することを進めてきた。この共通プラットフォームを使い、プロセッサ部分だけを変えることにより異なる OS の稼働を可能にし、

高品質な標準コンポーネントを可能な限り使用して開発及び製造期間の短縮を目指してきた。

その一方で、一極集中での業務及び情報処理形態からオープン環境へと徐々に移り始めていたが、インターネットの爆発的な世界的普及と共に、e コマースと呼ばれる大規模電子商取引が盛んに行われるようになり、これまでのオープン環境を支えていたサーバ群では能力、拡張性及び信頼性等の面でも対応しきれなくなってきた。一部の Unix システムではこれらの要件を満たすものもあるが、メインフレーム同等の価格がマーケットの拡大を妨げている。

メインフレームで培った豊富な経験、世界的規模のサービス網とサポート組織、それにインテル社及び Microsoft 社と築いてきた緊密な関係を最大限に活用し、ユニシスはこれまで開発を続けてきた共通プラットフォームを利用してこれからの時代に相応しいエンタープライズ用システムをインテル CPU ベースの高性能且つ大規模システムとして構築し、Windows OS で動かすことを考えた。それが CMP (Cellular Multi Processing) システム・アーキテクチャであり、CMP アーキテクチャを採用した Unisys e @ction Enterprise Server ES 7000 (以降、ES 7000 と記述) はメインフレームと同等の機能、信頼性を確保すると共に、将来のメインフレームにおいては、オープン・アーキテクチャや標準コンポーネントの利用を可能にする (図 1)。




図 1 ES 7000 サーバの生い立ち

本稿では、メインフレーム思想に基づく CMP アーキテクチャと ES 7000 サーバの概要を解説する。

## 2. 32 CPU システムの構築

### 2.1 従来の SMP プラットフォーム

殆どのメインフレームやサーバが、SMP (Symmetric Multi Processor) システムを採用しているのは、一つの OS の下で、複数の CPU の能力を等しく均等に動作させることが可能であるためである。CPU 能力が技術革新と共に高くなり、メイン・

メモリは大容量になってきたが、CPU の性能に比べメイン・メモリのスピードは速くなっていない。このことから大きな SMP システムを効率良く構築するためにはハイスピードで大容量のキャッシュ・メモリが必要となった。従って、できる限りデータをキャッシングし、必要なデータをキャッシュ・メモリ上に置くことが望ましい。しかし、データの正当性を保つために、一つのキャッシュ・メモリでデータが更新されると、他のキャッシュ・メモリはそれを検知し、自分の保持しているデータを“invalidate”(インバリデート、即ち無効にすること。これ以降、単にインバリデートと呼ぶことにする。)にしなければならない。これを“cache coherency”(キャッシュ・コヒーレンシ)と呼ぶ。コヒーレンシを保つには、データのコピーがあるすべての場所と、どの CPU が現在データを更新する権利を持っているかについてのプロトコルが必要であり、大きな SMP システムを設計する時、特に電子商取引のようにデータの更新頻度が多い場合には、拡張性を確保するときの大きな問題の一つとなる。

現在のインテル SMP の中心は、シングル・バス 4×(4 個の CPU を一つのバス上に配置したもので“Quad ボード”と言う)であり、多くの部門サーバの典型である(図 2)。しかし、ユニシスの目標はトランザクション環境で 32×システムへ拡張することであり、業界既存のサーバ・デザインでは十分な拡張性を得ることはできなかった。




図 2 Quad ボード 4×CPU 構成

### 2.1.1 バスの拡張

単純に CPU をバス上に追加するとバス上での競合が増すとともに、バスを長くする必要もありバス速度が遅くなる。これは CPU のメモリ要求による負荷の増加と同様に、キャッシュ・コヒーレンシの為にトラフィックが増すからである。

そこで色々なバスの拡張が考えられてきたが、主なものを次に紹介する。

#### 1) 2バス結合

インテルは“Profusion”チップ・セットの開発により二つのバスを結合して 8×システムを作り上げた(図 3)。このチップ・セットは非常に優秀で、キャッシュ・コヒーレンシを保持する為の 2 バス間のトラフィックを制御するには十分であるが、2 バス(8 CPU)以上への拡張はできない。

#### 2) SCI による結合

多くのベンダーは、いくつかの Quad ボードを Scalable Coherent Interconnect




図 3 Profusion チップセットによる 8×CPU 構成

(これ以降、単に SCI と呼ぶ) を介して “ デイジー ・ チェイン ” することによりバスの拡張を実現している ( 図 4 ) . ある Quad ボード上の CPU は、SCI 経由で他の Quad ボード ( これをリモート Quad ボードと呼ぶ ) 上のメモリを参照することができ、これにより、全体としては大きな SMP システムに見えることになる . このメカニズムは環境によっては上手く機能するが、アプリケーションから見ると、参照するデータがローカル ・ ボード上のメモリにあるかリモート ・ ボード上のメモリにあるかによって応答時間が非常に異なってくる . この理由から、SCI システムは一般に NUMA ( Non-Uniform Memory Access ) と呼ばれる . 同様に、Quad ボード上のキャッシュ間のデータ整合性も SCI を介して維持しなければならないので、更新が大量に発生するシステムでは、目的のデータがリモート Quad ボード上の CPU にキャッシュされている可能性があり、SCI システムの “ デイジー ・ チェイン ” がパフォーマンス低下の要因となりえる . ユニシスも SCI 技術開発の初期投資ベンダーの一つであったが、e コマース市場の為には、NUMA よりも良いソリューション提供の必要があると判断するに至った .




図 4 SCI による NUMA 12×CPU 構成

### 2.1.2 クラスタリングによる拡張<sup>\*1</sup>

LAN を介して Quad ボードをクラスタ構成にすることによる拡張も考えられるが、この場合、各 Quad ボードはクラスタ内で一つの「ノード」になることから、OS、データベース管理ソフトウェア及び他のアプリケーションも別に動くことになる。従って、メモリ・キャッシュ間の整合性を維持する必要はなくなるが、データベース・キャッシュ間の整合性をデータベース管理ソフトウェアが確保しなければならなくなり、問題の色合いも違ってくる。従って、アプリケーションやデータベースによっては上手く動作するこのクラスタ構成も、単一の大規模 SMP システムが提供するプログラミングや管理面の容易性を提供できないことから、拡張性という面での一般的な解決策とは言えない(図5)。




図 5 4xSMP システムのクラスタリング接続

## 2.2 CMP (Cellular MultiProcessing) プラットフォーム

ユニシスは、従来のサーバ設計では目的を達成できないことから、新世代メインフレームに採用して成功している CPU、メイン・メモリ間のクロスバー技術を上手く使い、インテル CPU バス・アーキテクチャと結合するという選択をした。インテルのマルチプロセッサ仕様に準拠する為には、インテル CPU を標準バスに接続しなければならないことから、ユニシスの設計はこの仕様に準拠しているが、より高い性能を得る為にバスの追加を採用した。4個の CPU を一つのバスに接続する代わりに二つのバスを使い、各バスにそれぞれ2個の CPU だけを載せることにより 4x を実現してバス上の負荷を軽減すると共に、CPU のメモリ・アクセス及びシステムの他の CPU 間キャッシュ・コヒーレンスを保つためのトラフィックに十分な処理能力を実現している(図6)。このモジュールをサブポッド (SubPOD) と呼び、2個のサブポッドがユニシス・メインフレームのクロスバー技術で一体となり CMP プラットフォームの心臓部分であるプロセッサ・モジュール (POD) を構成している。従って、最大の 32x システムでは、このサブポッドが最大 8 個、クロスバー技術で相互接続されることになる。

### 2.2.1 クロスバー・イントラコネクト (CI)

TCM (Third Level Cache Memory) というカスタムチップで制御されるクロスバ




図 6 ES 7000 CPU とメモリ

一機構はクロスバー・イントラコネク (CI) と呼ばれ (図 6), 後述の PCI モジュールと共にメイン・メモリである MSU (Main Storage Unit) を直接接続する。このクロスバー・イントラコネク (CI) はノンブロッキング 4×4 クロスバーと呼ばれ, 通常のバスや SCI がバスを共有するのとは違い, それぞれのサブポッドと PCI モジュールを各 MSU へ対一 (ポイント・ツー・ポイント) で直接接続する。

サブポッドと CI 間のバスを MT (Memory Third level cache インタフェース) パイプと呼び, インテル 32 ビット CPU (IA 32) では最大 1.6 GB/秒, インテル 64 ビット CPU (IA 64) では最大 2.1 GB/秒の転送能力を発揮する。PCI モジュールと CI 間のバスは MIO (Memory I/O インタフェース) パイプと呼ばれ, 最大 0.8 GB/秒の転送能力を確保している。これらを MI (Memory Interface) ポートでメイン・メモリと最大 1.6 GB/秒の転送能力で接続する (図 7)。




図 7 サブポッド (SubPOD) ブロック図

### 2.2.2 サブポッド (SubPOD)

容易に交換可能なサブポッド (SubPOD) モジュールは、2 個のインテル CPU を接続した FSB (フロント・サイド・バス) と呼ばれるインテル・マルチプロセッサ・バスを 2 本持ち、TCT というカスタム・チップセットを通して TLC (Third Level Cache : 3 次キャッシュ) と呼ばれる新しいコンポーネントに接続している (図 6)。この TLC は、インテル CPU、従来の 4× 及び 8× システムで提供される 2 階層のキャッシュを補強するもので、16 M バイトと非常に大きく、インテルの 64 ビット CPU (IA 64) 時には 32 MB に拡大される。このような大きなキャッシュの採用により、インストラクションやデータ読み出し時のキャッシュ上でのヒット率が高くなることから、メイン・メモリの 5 倍のアクセス速度を実現している。

### 2.2.3 最小構成 (Cell)

図 8 は、最小構成 (Cell) である 4× システム (4 個の CPU、1 個の TLC、1 個の MSU) を示しているが、最初から拡張性を考慮して設計されており、8 個の TLC を配置することにより最大 32 個の CPU を持つシステム構成まで拡張可能である。各コンポーネントは Merced をはじめとするインテルの 64 ビット CPU に合わせて設計されているが、勿論インテル 32 ビット・アーキテクチャ (IA 32) もサポートする。各 TLC は 32 ビットと 64 ビット両方のインテル CPU を SubPOD 単位で構成可能であり、これにより別々の OS 下での 32 ビットと 64 ビット CPU の混在を可能にしている。




図 8 最小構成 (Cell)

### 2.2.4 PCI モジュール (DIB)

これまでメインフレームとサーバの決定的な違いの一つに I/O 能力があり、ミッション・クリティカルな電子商取引に見合う十分なディスクや通信装置を持つサーバは数少なかったが、ES 7000 には当てはまらない。ES 7000 は現在もっとも良く知られている高性能な PCI バスを使い、それを高性能なクロスバーに直結している。この PCI モジュールは DIB (Direct I/O Bridge) と呼ぶが、図 7 でも判る通り、それぞれに 4 個の高性能チャンネルを接続可能な 3 本の PCI バスを持ち、これもカスタムチップである DIB を介して CI に接続して、最大 8 個の PCI モジュール (DIB) を

構成可能としている。

多くのサーバでは、同一バス上で CPU と I/O のデータ転送が競合する為、システム全体の能力が抑えられるが、ES 7000 では CPU を接続するバスとは全く別に、I/O データ転送用のバスをクロスバーに接続することにより、このような問題の回避に成功し、800 MB/秒のデータ転送速度を達成している。

#### 2.2.5 I<sub>2</sub>O (Intelligent I/O)

メインフレームとサーバのもう一つの大きな違いは、メインフレームが高機能な I/O 処理機構を持っていることである。即ち、メインフレームでは I/O プロセッサが割り込みテーブル、コマンド・チェーンやリクエスト・キューなどの処理を実行できるのに対し、サーバではそれらの処理を CPU が実行しなければならない。

サーバの設計者たちも外部の機器を制御し、且つホスト CPU での割り込みを格段に減らす高機能な I/O サブシステムの必要性を認識しており、標準となる I/O チャンネルとそれを制御するホスト・ドライバーを開発することを目的として、I<sub>2</sub>O SIG (Intelligent I/O Special Interest Group) が組織された。この組織において、CPU が行ってきた I/O 処理を高機能な I/O プロセッサに行わせる構造が開発されることになる。この新しい仕組みは、Intel サーバ (Intel CPU を搭載したサーバ) にメインフレーム並みの高機能 I/O 処理をもたらすが、ユニシスも勿論この I<sub>2</sub>O を標準とする独自の IntelliFIBRE ボードを開発し、Fibre チャンネルの I/O 処理の大半を CPU から開放しアプリケーションの処理に専念できるようにしている。

#### 2.2.6 メイン・メモリ (MSU)

メイン・メモリは SDRAM (Synchronous Direct Random Access Memory) を使用し、構造的にはサーバとメインフレームで差異はない (図 6)。違いはシステムにおける総メモリ容量とその構成方法にあるが、ES 7000 ではメイン・メモリ (MSU: Main Storage Unit) を 4 個搭載、採用する DIMM (Dual Inline Memory Module) にもよるが、最大で 64 GB のメモリ容量を確保することが可能であり、多くのメインフレームをも凌駕している。

また、MCA (MSU Address/Control ASIC) と MDA (MSU Data ASIC) という 2 種類のカスタム ASIC により、メインフレームでは標準とも言える高速なディレクトリ・ベースの制御を採用することにより、複数の CPU と I/O チャンネルからの同時アクセスと CI を経由したシステム・メッセージ交換を可能にしている。

また、メモリの応答時間を速くするために、これもメインフレームでは一般的に採用されている技術であるインターリーブ機構を採用している。インターリーブとは、メモリ・アクセス時、ある単位で別々のバスを使うことにより、待ち時間なく連続したメモリ・ブロックへのアクセスを可能にするものである。ES 7000 では、キャッシュライン単位 (8 語、64 ビット/語) 及び 128 MB 単位で最大 8 通りの MSU 内インターリーブとクロスバーにより最大 4 通りの MSU 間インターリーブを提供する。このインターリーブは、アプリケーションが頻繁に使用するダイナミック・インデックスなどの“ホット・スポット”を別々のメモリ・アクセス・パスに拡散できることから、高負荷処理を必要とするシステムに非常に有効である。また、大量 I/O データ転送を、やはり単一バスではなく全 MSU へ分散することも可能である。

### 3. ES 7000 の特徴

CMP プラットフォームの最初のプロダクトとして開発された ES 7000 には、これまでのサーバと比較して大きく差別化できる特徴として拡張性、パーティショニング機構、シェアド・メモリ及びそれらを有効に使ったインターナルクラスタリングがある。この章では、拡張性とパーティショニング機構を中心に解説する。

この拡張性と比類ないパーティショニング機構は、このプラットフォーム・ハードウェアがメイン・メモリを中心に、クロスバーを介して 8 個の TLC と合計 32 個の CPU、PCI バスと I/O チャンネルが接続される 8 個の DIB を接続することにより実現される。また、この構成により非常に高性能ながらも際立ったコンパクト性も確保している。

#### 3.1 拡張性

拡張性には、様々な規模のアプリケーションに十分対応できるシステム能力の確保という意味でのアーキテクチャ拡張性と、負荷の増大に対応して構成を大きくしながら如何に長い間使用可能かを示すシステム拡張性がある。

##### 3.1.1 アーキテクチャ拡張性

このアーキテクチャ拡張性は 2.2 節で述べた CMP プラットフォームの卓越した高性能設計により与えられるが、高速なシステム・バスとメモリの高速応答性により、CI とメイン・メモリ間の最大平均データ転送能力は 20 GB/秒、I/O データ転送能力だけでも最大平均 5 GB/秒を達成している。この I/O データ転送能力は、新興のデータ集約型サーバの高負荷に耐えうることから、データウェアハウス・システム、意思決定支援 ( デシジョン・サポート ) システムやマルチメディア・システムに有効である。

##### 3.1.2 システム拡張性

積み重ね (ビルディング・ブロック) 方式により、CPU、メモリ、I/O 全てにおいて、途切れることのない拡張性を可能にし、徐々に発展するビジネス要求に柔軟に対応する。加えて、完全な冗長性を持つ構成によりエンタープライズ規模のシステムに必要な信頼性と可用性を達成している。また、この柔軟設計は、

- ・コストに見合った構成の選択
- ・成長に合わせた細かな単位での拡張
- ・客先での容易な拡張

が可能であり、昨今のサーバ競争市場において必須といえる“ Pay as you Grow ” ( 成長に見合ったコスト負担 ) をユーザに提供する。表 1 は、設計理論上可能な構成を示しているが、現実のシステム構成を考えると、表 2 が示すように CPU は最小 4 個から 4 個単位に最大 32 個まで、メモリは最小 128 MB から 128 MB 単位に最大 64 GB まで、現在の主流である 3.3 V PCI カードでは、最小 12 枚から 4 枚単位で最大 96 枚まで構成可能である。

#### 3.2 パーティショニング機構

パーティショニングは、ユニシス歴代のメインフレームに採用されておりシステム構成や運用の柔軟性を飛躍的に向上させる強力な機構であるが、この CMP プラットフォームでオープン・システムに導入されることになる。パーティショニング機構を

表 1 ES 7000 の理論的に可能な構成

		最小構成	増設単位	最大構成
CPU		1	1	32
メモリ		128 MB	128 MB	64 GB
I/O (PCI カード)	5 V	7 1 枚の 3.3 V CPB を含む	3	73 4 枚の 3.3 V CPB を含む
	3.3 V	4	4	96

表 2 ES 7000 の実際のパーティション構成

		最小パーティション構成	増設単位	最大パーティション構成
CPU		4 ( 1 Sub POD )	4 ( 1 Sub POD )	32 ( 8 Sub POD )
メモリ		128 MB	128 MB	64 GB
I/O (PCI カード)	5 V	10 ; 1 PCI モジュール ( PCI モジュール当り 3 バス・モジュール, 内 1 PCI モジュールは 3.3 V CPB が必要 )	3	73 ; 8 PCI モジュール ( PCI モジュール当り 3 バス・モジュール, 内 1 PCI モジュールは 3.3 V CPB が必要 )
	3.3 V	12	4	96 ; 8 PCI モジュール

持つシステムでは、独立した二つ以上のシステムに分割可能であり、それぞれのシステムは同一レベルの OS 環境とする、レベルの違った OS 環境とする、また全く性格の違った OS 環境にすることも可能である。また、業務負荷に見合ったハードウェア・リソースの再割り当て、サーバの統合なども可能にすると共に、単一筐体・単一サーバ内での内部ノード・クラスタリングをも可能にする。このパーティショニングを可能にする為には、パーティションの設定、割り当ての管理やリソースの再割り当てをする管理用プロセッサが必要である。

複数の OS を単一サーバ内で稼働させることができるパーティショニング機構は、次のような機能を提供する。

- ・単一サーバ内での業務環境と開発環境の構築
- ・サーバ統合
- ・単一サーバ内での異種 OS ( Windows 2000 と WindowsNT ) の稼働
- ・単一サーバ内での内部クラスタリング

CMP プラットフォームでは最大 8 パーティションを構成可能である。

また、CMP プラットフォームでは、ダイナミック ( 動的 ) ・パーティショニングとスタティック ( 静的 ) ・パーティショニングの両方をサポートするが、ダイナミック・パーティショニングは OS 稼働中の動作であることから OS での考慮が必要であり、Windows 2000 Datacenter Server の将来バージョンでサポートされる予定である。

### 3.2.1 論理的パーティショニングと物理的パーティショニング

別の OS 環境に割り当てられるシステム構成要素が全く独立しているわけではな

く、稼働しているパーティションで共有されるように分割することを論理的パーティショニングと言う。電源、クロック及び冷却機構を共有するのが典型的な例であり、これらの構成要素でハードウェア障害が発生すると、共有している全てのパーティションに影響することが考えられる。但し、ソフトウェアの障害では他のパーティションに影響を与えることはない。

ハードウェアリソースを何も共有することなく全く独立したシステムに分割することを物理的パーティショニングといい、これらの独立した物理的な環境をドメインと呼ぶ。物理的パーティショニングの最大の優位性は、片方のドメインでの如何なる障害（ハードウェアやソフトウェア）も他のドメインのパーティションに影響を与えることがないことである。ES 7000 では、この物理的パーティショニング方法を採用している。

### 3.2.2 スタティック（静的）・パーティショニングとダイナミック（動的）・パーティショニング

スタティック・パーティションでは、管理プロセッサによりそれぞれのパーティションに含める構成要素を設定し、必要な OS でパーティション毎に起動する必要がある。構成要素の変更が生じたときも、影響する全てのパーティションを停止した後、構成要素の再設定を実施し、再起動が必要となる。

ダイナミック・パーティショニングにおいては、構成要素の変更において再起動を必要としない点が特徴である。このシステムにおいて構成要素の変更が必要になった時は、影響を受けるシステムからその構成要素を OS から動的に取り除き、必要とするシステムに動的に割り当てる。従って、スタティック・パーティショニングに比較して格段に早い構成要素の割り当て変更が可能であるが、OS の積極的な関与が必要であり、Windows 2000 Datacenter Server の将来バージョンでのサポートを目指して Microsoft 社とユニシスとで開発中である。

### 3.2.3 アクティブ・パーティショニング

ダイナミック・パーティショニングの一種として、アクティブ・パーティショニングがある。各パーティショニングの利用状況を管理プロセッサが監視し、パーティション間の稼働負荷を均一にするように構成要素を動的に再配置する機構をアクティブ・パーティショニングといい、ロード（負荷）・バランスングがパーティションの利用状況に合わせてタスクを分散させるのとは対照的である。この機構も Windows 2000 Datacenter Server の将来バージョンでサポートされる予定である。

## 4. おわりに

CMP アーキテクチャの実装技術とそれを使った ES 7000 の特徴である拡張性とパーティショニングについて述べてきたが、この他にも IMS (Integrated Maintenance System) と呼ばれる統合管理システムがあり、CMP アーキテクチャのもう一つの特徴であるメインフレーム並みの RAS 機能の提供に大きな位置を占めている。また、パーティショニング機能を制御するのもこの IMS であり、ユニシスの歴代メインフレームに採用されてきた高機能制御機構でもある。

ES 7000 は CMP プラットフォーム上で実現された最初のプロダクトであるが、今

後のユニシスの次世代メインフレーム ( ClearPath IX シリーズ及び ClearPath NX シリーズ ) も、この CMP プラットフォーム上で実現される予定である。ES 7000 はこれまでの単なるオープン系サーバと異なり、メインフレームと同等の機能が組み込まれたことから、今までのメインフレームを超えるシステムとして位置付けられる可能性を秘めている。この新しい世界を共に切り拓くのが Windows 2000 Datacenter Server OS であり、様々な分野での利用が期待される。将来、単一筐体の中で、ClearPath IX, NX システム、Unix システムと Windows システムが同時に稼働し、リソースを共有・再配置しながら、それぞれの業務を遂行することも夢ではない。

---

\* 1 ES 7000 ではクラスタ構成をサポートしている。ソフトウェア ( アプリケーション、データベース管理、OS ) を大規模 SMP システムに拡張する為ではなく、冗長性を確保する意味においては魅力的な手段である。

- 参考文献** [ 1 ] Peter Hancock, ES 7000 An NT Mainframe White Paper, Unisys Corporation, 10/11/1999.  
[ 2 ] J. Blackburn, Cellular MultiProcessing System Product Specification, Unisys Corporation, 10/01/1999.  
[ 3 ] APA Product Specification, Unisys Corporation, 05/1999.

**執筆者紹介** 小川 康 博 ( Yasuhiro Ogawa )

1976 年千葉大学卒業。同年日本ユニシス(株)入社。客先システムのハードウェア保守に従事。その後、ハードウェア・マテリアル担当米国駐在員を経て。現在、ハードウェアプロダクト部 CMP プロダクト室長。